2026年5月20日，北京探微芯联科技有限公司正式宣布，已顺利完成天使+轮及Pre-A多轮数亿元融资，本轮融资汇聚了国资背景资本、产业投资方及知名市场化机构三方力量，投资方包括金浦投资、首都科技发展集团、国中资本、中关村科学城等国资机构，浪潮信息、软通动力等产业投资方，以及华盖资本、创新工场等知名市场化投资机构，资金将主要用于产品研发、核心团队搭建及市场开拓。

        随着AI大模型向万亿参数级迭代，训练过程需依托数万XPU组成的超大规模集群，XPU卡间及服务器间的通信损耗成为制约算力发挥的核心瓶颈，而高速互联技术正是突破这一瓶颈的关键。目前，英伟达凭借NVLink+NVSwitch架构，在Scale-up领域实现了高带宽、低延迟的通信优势，将多个计算单元集成为高效协同的整体，主导着全球高性能算力互联市场。探微芯联应运而生，聚焦全自研Scale-up超节点完整解决方案，推出ACCLink+ACCSwitch技术组合，全方位对标英伟达NVLink+NVSwitch架构，填补了国产高性能算力互联领域的空白。

        探微芯联的核心技术优势集中在全自研的ACCLink协议与ACCSwitch交换芯片，形成了从底层硬件到上层软件的全栈解决方案。其中，ACCLink协议支持多点、XPU间的低时延无损通信，可实现纳秒级时延，具备完整的自研CTX通信语义，支持字节级对齐和任意地址数据搬移，同时兼顾可扩展性、缓存一致性及池化能力，能充分释放国产XPU的硬件算力。ACCSwitch交换芯片性能强劲，最高支持4096个XPU互联，可实现512个XPU组播优化，具备32个高速传输端口，支持双工线速及多级转发，能适配大规模算力集群的通信需求。

        与英伟达闭环生态不同，探微芯联的解决方案凸显开放适配性，其多模态Switch交换芯片除支持自研ACCLink协议外，还兼容多种Scale-up网络协议，可解决不同厂商协议规范不统一导致的互连互通难题，助力国产XPU厂商灵活选择适配方案，推动国内Scale-up超节点生态的搭建。目前，探微芯联已完成ACCLink IP协议的硅验证，实现并验证了完整的复杂业务逻辑，同时正与国内XPU厂家围绕新一代AI芯片及Scale-up超节点通信方案开展深度联合设计开发，即将完成硅验证，商业化进展稳步推进。

        探微芯联的技术积淀源于清华大学类脑计算研究中心，该中心是国内最早开展全方位类脑计算研究的团队，研究成果曾两次登上《Nature》封面。公司创始人刘学作为清华大学类脑计算中心工程研究员、总工，主导研制了国内第一、二、三代亿级神经元类脑集群，主持研发全自研大规模智算系统网络通信调度架构，近五年参与发表多篇顶级期刊论文，拥有40余项相关专利，核心团队汇聚了来自清华等高校及一线互联网、设备厂商的资深人才，具备深厚的学术积累与产业实践经验。

        本轮数亿元融资的落地，将进一步加速探微芯联的技术迭代与市场拓展。募集资金将重点投入ACCLink+ACCSwitch技术的持续优化，推进I/O Die等新型产品形态的联合开发，同时扩大核心研发团队规模，完善产品矩阵，深化与产业链伙伴的合作。

        从行业价值来看，探微芯联的解决方案有效破解了国产XPU算力释放的通信瓶颈，助力国产芯片厂商完成大模型训推任务交付，推动国内半导体产业自主可控进程。随着大模型产业爆发，高性能卡间互联芯片已成为AI数据中心仅次于计算芯片的第二大核心资本开支领域，探微芯联的崛起，填补了国产高端算力互联技术的空白，为智算超节点提供通信协议系统级、异构融合及万卡集群工程等全方位解决方案，推动国产算力基础设施筑牢自主可控底座。